preguntar acerca de verilog

Je suis un peu confus sur la façon dont les affectations bloquantes et non bloquantes sont interprétées quand il s'agit de dessiner un diagramme matériel. Devons-nous déduire qu'une affectation non bloquante nous donne un registre? Ensuite, selon cet …

j'écris un projet avec Verilog et je veux utiliser parameter pour définir un paramètre dans mon module. Mais quand j'ai lu dans certains code source, localparam parfois est utilisé au lieu de parameter. Quelle est la différence entre eux? ... …

j'ai regardé sur le web et les discussions/exemples semblent être traditionnelle de développement de logiciels. Étant donné que Verilog et VHDL (utilisés pour la conception de puces, par exemple FPGAs et ASICs) sont similaires au développement de lo …

récemment, je travaille avec un groupe de conception de matériel qui développe un ASIC. Et je dessine beaucoup de diagrammes de temps pour lequel j'utilise Microsoft Excel, car il est facile d'importer dans le document Word. Mais les choses devienne …