Questions sur intel

16
réponses

Lancement du nouvel émulateur Intel pour Android

récemment Google et Intel ont publié une nouvelle façon d'exécuter l'émulateur, qui devrait fonctionner beaucoup mieux ... me. EDIT: voici ce que je vois dans le BIOS, donc il devrait être disponible... :
demandé sur 2012-05-26 01:40:19
1
réponses

Désoptimiser un programme pour le pipeline dans Intel Sandybridge-famille de CPU

je me suis creusé la tête pendant une semaine en essayant de terminer cette mission et j'espère que quelqu'un ici pour ... 'il s'agit d'une question d'architecture informatique, Pas d'une question sur comment faire ralentir C++ en général.
demandé sur 0000-00-00 00:00:00
3
réponses

Comment utiliser gcc pour générer du code d'assemblage dans la syntaxe Intel?

l'option gcc -S générera du code d'assemblage dans la syntaxe AT&T, y a-t-il un moyen de générer des fichiers dans la syntaxe Intel? Ou est-il un moyen de convertir entre les deux?
demandé sur 2008-10-14 07:52:47
14
réponses

Émulateur: erreur: l'émulation x86 nécessite actuellement une accélération matérielle

j'ai essayé D'exécuter mon application Hello World Dans Android Studio. J'ai eu l'erreur suivante: ému ... PU: le module du noyau HAX n'est pas installé! Pouvez-vous me dire ce que je peux faire avec l'erreur?
demandé sur 2015-03-19 05:25:18
7
réponses

Y a-t-il un indice de compilateur pour GCC pour forcer la prédiction de branche à toujours aller d'une certaine manière?

pour les architectures Intel, y a-t-il un moyen de demander au compilateur GCC de générer du code qui oblige toujours ... re fois que le processeur rencontre l'instruction, toute prédiction de branche ultérieure, fonctionnant normalement?
demandé sur 2015-05-08 21:54:47
6
réponses

Pourquoi Intel cache-t-il le noyau RISC interne dans leurs processeurs?

à partir de Pentium Pro (microarchitecture P6), Intel a redessiné ses microprocesseurs et utilisé le noyau interne RIS ... éries Intel 'Core i' que je vois, qu'elles étendent seulement les instructions CISC en ajoutant AVX, SSE4 et autres.
demandé sur 2011-04-27 19:27:25
7
réponses

Utilise double plus vite que le flotteur?

les valeurs doubles stockent une plus grande précision et sont deux fois la taille d'un flotteur, mais les processeurs ... que les opérations sur flotteurs pour+, -, * et /? la réponse du changement pour les architectures 64 bits?
demandé sur 2010-08-06 21:23:40
9
réponses

Comment contrôler sur quel cœur un processus s'exécute?

je peux comprendre comment on peut écrire un programme qui utilise plusieurs processus ou threads: fork() un nouveau p ... au est choisi, quelles instructions doivent être exécutées pour que ce noyau commence à aller chercher instructions?"
demandé sur 2009-03-19 23:37:40
3
réponses

Comment générer du code d'assemblage avec clang en syntaxe Intel?

Comme cette question montre, avec g++, je peux le faire g++ -S -masm=intel test.cpp . Aussi, avec clang, je pe ... par clang ( warning argument unused during compilation: -masm=intel ). Comment obtenir la syntaxe intel avec clang?
demandé sur 2012-06-12 06:56:43
2
réponses

FLOPS par cycle pour sandy-bridge et haswell SSE2 / AVX / AVX2

je suis confus sur combien de flops par cycle par noyau peut être fait avec Sandy-Bridge et Haswell. Comme je le compr ... teignent 4 DP FLOPs/cycle pour SSE et 8 DP FLOPs/cycle pour AVX. Il serait intéressant de refaire ces tests sur SP.
demandé sur 2013-03-27 13:48:53
2
réponses

Quel est le but de L'instruction "PAUSE" dans x86?

j'essaie de créer une version muette d'une serrure de tour. En parcourant le web, Je suis tombé sur une instruction d' ... de la pile, mais la question de violation de l'ordre de mémoire reste sans réponse (au moins pour ma compréhension).
demandé sur 2012-10-15 14:52:44
2
réponses

Pourquoi l'instruction loop lent? Intel n'aurait pas pu l'implémenter efficacement?

boucle ( entrée manuelle Intel ref ) décréments ecx / rcx, et saute ensuite si non-zéro . C'est lent, mais le ... s ont aussi besoin d'un autre compteur à l'intérieur de la boucle. Mais au moins ce ne serait pas comme mauvais.
demandé sur 2016-03-02 12:01:46
4
réponses

Micro fusion et modes d'adressage

j'ai trouvé quelque chose d'inattendu (pour moi) en utilisant le Analyseur de code D'Architecture Intel® (IACA). ... index] adressage. Voir, par exemple, la Section 12.2 "même exemple sur le Core2". Quelle est donc la bonne réponse?
demandé sur 2014-09-25 23:33:20
3
réponses

C performance de la boucle de code

j'ai un noyau multi-add à l'intérieur de mon application et je veux augmenter ses performances. J'utilise un noyau Int ... dss %xmm0, %xmm5 addss %xmm1, %xmm6 addss %xmm2, %xmm7 addss %xmm4, %xmm8 jl 0x401b52 <Block 21> ...
demandé sur 2012-04-03 15:09:35
2
réponses

Pourquoi Intel Haswell Xeon CPU se trompe-t-il sporadiquement en calculant FFTs et ART?

au cours des derniers jours, j'ai observé un comportement de mon nouveau poste de travail que je n'ai pas pu expliquer. E ... -gnu --host=x86_64-linux-gnu --target=x86_64-linux-gnu Thread model: posix gcc version 4.9.2 (Ubuntu 4.9.2-10ubuntu13)
demandé sur 2016-01-19 12:34:53
3
réponses

Différence entre les architectures x86, x32 et x64?

Veuillez expliquer la différence entre x86,x32 et x64? C'est un peu confus quand il s'agit de x86 et x32 parce que la plupart du temps les programmes 32 bits fonctionnent sur x86...
demandé sur 2011-10-03 16:32:43
2
réponses

Importante anomalie de performance FMA dans le processeur Intel Broadwell

Code1: vzeroall mov rcx, 1000000 startLabel1: vfmadd231ps ymm0, ymm0, ymm0 vfmadd231ps ... 75C. 16 et 17 a été faite avec l'HyperThreading désactivé. Avec activated HTT, l'effet est moindre.
demandé sur 2015-12-16 13:35:22
4
réponses

Comment les mémoires cache sont-elles partagées dans les processeurs Intel multicore?

j'ai quelques questions concernant les mémoires Cache utilisées dans les processeurs Multicore ou multiprocesseurs. (Bien ... vrai? il y Aura des problèmes en permettant à n'importe quel processeur d'accéder à la mémoire cache d'un autre processeur?
demandé sur 2009-06-03 18:06:49
7
réponses

Référence Intel x86 Opcode?

qu'est Ce qu'un relativement rapide et facile méthode de regarder ce que l'arbitraire d'un opcode moyens (par exemple, 0xC8) en x86? le manuel du développeur de logiciels Intel n'est pas très amusant à parcourir...
demandé sur 2011-06-19 13:19:59
8
réponses

Est-ce que ma machine basée sur AMD utilise little endian ou big endian?

je vais bien que d'un système d'ordinateurs cours et je suis en train d'établir, pour vous, si mon ordinateur basé sur AMD ... 'exécuter Windows (XP, Vista, 2000, Server 2003, etc.) et, disons, Ubuntu Linux desktop be little endian? Merci, Frank
demandé sur 2009-06-22 03:00:12
6
réponses

Pourquoi floor () est si lent?

j'ai récemment écrit un code (ISO / ANSI C), et j'ai été surpris des mauvaises performances qu'il a obtenues. Longue hist ... ++col){ /*intRowA[col] = floor(rowA[col]);*/ intRowA[col] = (int)(rowA[col]); } } }
demandé sur 2009-05-05 13:42:32
10
réponses

Intel HAXM sur macOS high sierra (10.13)

y a-t-il un moyen d'utiliser Android emulator sur High Sierra (10.13)? Quand je lance ./HAXM\ installation -u Il dit: HAXM silent installation only supports macOS from 10.8 to 10.12 !
demandé sur 2017-08-26 17:36:26
7
réponses

la manière la plus rapide de nier un nombre

je me disais ce matin ici, quelle serait la façon la plus rapide d'inverser un certain nombre de positif à négatif et de ... raiment possible de changer le signe d'une valeur, en utilisant les opérateurs de changement de commandes et la mémoire?
demandé sur 2013-02-27 15:54:00
3
réponses

Est-ce que double read atomic est sur une architecture Intel?

mon collègue et moi avons un argument sur l'atomicité de lire un double sur une architecture Intel en utilisant C# .NE ... écédente), mais pas une valeur incorrecte (lecture partielle avant et après l'écriture donnant une valeur de rebut).
demandé sur 2014-07-14 11:45:49
4
réponses

Exemples et tutoriels Intel SSE et AVX [clos]

y a-t-il de bons tutoriels C/C++ ou des exemples pour apprendre les instructions Intel SSE et AVX? j'ai trouvé quelques sur MSDN de Microsoft et d'Intel sites, mais il serait bon de le comprendre à partir de la base..
demandé sur 2012-11-27 08:03:30
2
réponses

Que fait L'instruction MOVZBL dans la syntaxe IA-32 AT&T?

qu'est-Ce exactement l'instruction movzbl 0x01(%eax,%ecx),%eax fait?
demandé sur 2012-02-16 23:38:55
2
réponses

Pourquoi ce code SSE est 6 fois plus lent sans VZEROUPPER sur Skylake?

j'ai essayé de comprendre un problème de performance dans une application et j'ai finalement réduit à un problème vrai ... de flotteur sont tout aussi mauvais que le double. Je ne pouvais pas identifier le problème à une seule instruction.
demandé sur 2016-12-23 18:09:20
4
réponses

Quelle est la latence et le débit de l'instruction RDRAND sur Ivy Bridge?

je ne trouve aucune info sur agner.org sur le temps de latence ou le débit de l' RDRAND instruction. Cependant, ce proces ... disponible. modifier: en fait le plus récent manuel d'optimisation mentionne cette instruction. Elle est documentée comme
demandé sur 2012-05-07 18:49:21
5
réponses

Peut-on construire une "bonne" fonction de hachage en utilisant CRC32C comme base?

étant donné que la norme SSE 4.2 (Intel Core i7 & i5 parts) inclut une instruction CRC32, il semble raisonnable d'exam ... il devrait être facile à tester...si seulement j'avais le copieux temps libre à travailler sur elle. David
demandé sur 2010-04-23 01:43:17
3
réponses

Question de la stratégie Buffer étrange - le jeu ne tourne vite que sur les GPUs Intel

je suis tombé sur un problème très étrange, j'ai essayé de chercher une réponse pendant des jours et des jours. Mon jeu vi ... Si je connais bien, la manipulation d'image doit être faite en utilisant des images Buffer, mais les dessiner est lent.
demandé sur 2013-01-25 23:04:57