preguntar acerca de cpu-cache
réponses
Qu’est-ce qu’un cache de processeur ?
J'ai récemment téléchargé CPU-Z juste pour vérifier les choses, et j'ai vu un onglet marqué Cache dessus. Il montre ce qui semble être des tailles de mémoire différentes, et j'ai vu des processeurs annoncés avec un cache de taille X. Quelle est l …
demandé sur
1970-01-01 00:00:00
3
réponses
outil le plus simple pour mesurer le cache du programme C hit / miss et le temps cpu sous linux?
J'écris un petit programme en C, et je veux mesurer ses performances.
Je veux voir combien de temps le faire exécuter par le processeur et combien de cache hit+ennuie a fait. Des informations sur les commutateurs de contexte et l'utilisation de la m …
demandé sur
1970-01-01 00:33:32
3
réponses
Les registres CPU et le cache CPU sont-ils différents? [fermé]
Les registres du processeur et le cache du processeur sont-ils différents? ... …
demandé sur
1970-01-01 00:33:30
4
réponses
Lieu temporel vs lieu Spatial avec tableaux
je suis un peu confus sur les significations de localisation spatiale et temporelle. J'espère qu'en le regardant avec un exemple de tableau il m'aidera à mieux le comprendre.
Dans un exemple comme ceci:
A[0][1], A[0][2], A [0] [3].... etc
cela dém …
demandé sur
1970-01-01 00:33:33
7
réponses
Pourquoi la taille du cache L1 est-elle plus petite que celle du cache L2 dans la plupart des processeurs?
pourquoi la taille du cache L1 est-elle plus petite que celle du cache L2 dans la plupart des processeurs ?
... …
demandé sur
1970-01-01 00:33:31
9
réponses
Qu’est-ce qu’un code» cache-friendly»?
Quelle est la différence entre " cache hostile code " et " cache-friendly code"?
Comment puis-je m'assurer d'écrire du code efficace pour le cache?
... …
demandé sur
1970-01-01 00:33:33
1
réponses
Quelle technique de cartographie de cache est utilisée dans le processeur intel core i7?
j'ai appris différentes techniques de cartographie de cache comme la cartographie directe,la cartographie associée et la technique de cartographie associative set et j'ai également appris les compromis. Mais je suis curieux de savoir ce qui est utili …
demandé sur
1970-01-01 00:33:38
2
réponses
Le protocole MESI est-il suffisant ou des barrières de mémoire sont-elles encore nécessaires? (Les Processeurs Intel)
j'ai trouvé un document intel qui stipule que les barrières mémoire sont nécessaires lorsque la chaîne de caractères (pas std::string , mais des instructions de chaîne de montage) est utilisée, pour éviter qu'elles ne soient ré-ordonnées par le CPU. …
demandé sur
1970-01-01 00:33:34
2
réponses
clflush pour invalider la ligne de cache via la fonction C
j'essaie d'utiliser clflush pour expulser manuellement une ligne de cache afin de déterminer la taille du cache et de la ligne. Je n'ai pas trouvé de guide sur la façon d'utiliser cette instruction. Tout ce que je vois, ce sont certains codes qui ut …
demandé sur
1970-01-01 00:33:38
4
réponses
Cycles/coût du hit Cache L1 vs. S’enregistrer sur x86?
je me souviens avoir supposé qu'un hit de cache L1 est un cycle (c'est-à-dire identique au temps d'accès au Registre) dans ma classe d'architecture, mais est-ce vrai sur les processeurs x86 modernes?
combien de cycles un hit cache L1 prend-i …
demandé sur
1970-01-01 00:33:32