Questions sur cpu-cache

9
réponses

Qu'est-ce qu'un code" cache-friendly"?

Quelle est la différence entre " cache hostile code " et " cache-friendly code"? Comment puis-je m'assurer d'écrire du code efficace pour le cache?
demandé sur 2013-05-22 22:37:01
7
réponses

Pourquoi l'ordre des boucles d'affecter les performances lors de l'itération sur un tableau 2D?

possible Duplicate: laquelle de ces deux boucles est la plus efficace en termes de temps et de pe ... [4000][4000]; for (j = 0; j < 4000; j++) { for (i = 0; i < 4000; i++) { x[j][i] = i + j; } } }
demandé sur 2012-03-30 06:17:32
5
réponses

Coût approximatif de l'accès aux différentes caches et à la mémoire principale?

est-ce que quelqu'un peut me donner le temps approximatif (en nanosecondes) pour accéder aux caches L1, L2 et L3, ains ... ESSES DE MÉMOIRE, RÉGLAGES DU BIOS, NOMBRES DE DIMMS , ETC, ETC.. VOTRE KILOMÉTRAGE PEUT VARIER. "
demandé sur 2010-11-03 16:02:38
10
réponses

Quel ordre des boucles imbriquées pour itérer sur un tableau 2D est le plus efficace

laquelle des commandes suivantes de boucles imbriquées pour itérer sur un tableau 2D est la plus efficace en termes de ... } } ou for(i=0; i<100; i++) { for(j=0; j<100; j++) { a[j][i] = 10; } }
demandé sur 2012-03-27 14:51:25
3
réponses

Pourquoi la vitesse de memcpy () chute-t-elle de façon spectaculaire toutes les 4KB?

j'ai testé la vitesse de memcpy() en remarquant la chute de vitesse à i*4KB. Le résultat est le suivant: l'axe Y est l ... f de 2kb entre pbuff_1 et pbuff_2 . Ça marche, mais je ne suis pas sûr de L'explication de Leeor.
demandé sur 2014-01-10 12:03:15
3
réponses

l'outil le plus simple pour mesurer le cache de programme C hit/miss et le temps cpu sous linux?

j'écris un petit programme en C, et je veux mesurer sa performance. je veux voir combien de temps le faire exécuter par ... oute beaucoup de frais généraux. C'est pourquoi je voulais un outil simple, comme /proc/[pid]/stat, qui est toujours là.
demandé sur 2012-04-10 06:47:56
3
réponses

Comment puis-je faire une chasse D'eau de cache CPU dans Windows x86?

je suis intéressé à forcer une chasse D'eau de cache CPU dans Windows (pour des raisons de benchmarking, je veux émuler e ... que chose d'aussi sournois que faire dire un grand memcpy? plateforme Intel i686 (P4 et up est également acceptable).
demandé sur 2009-11-18 18:34:11
4
réponses

Comment les mémoires cache sont-elles partagées dans les processeurs Intel multicore?

j'ai quelques questions concernant les mémoires Cache utilisées dans les processeurs Multicore ou multiprocesseurs. (Bien ... vrai? il y Aura des problèmes en permettant à n'importe quel processeur d'accéder à la mémoire cache d'un autre processeur?
demandé sur 2009-06-03 18:06:49
9
réponses

Puis-je forcer la cohérence de cache sur un processeur multicore x86?

l'autre semaine, j'ai écrit une petite classe de thread et un tube de message à Sens Unique Pour permettre la communicatio ... 'il y a des x86 intrinsèques que je ne sais pas quelle force ou peut être utilisée pour renforcer la cohérence du cache.
demandé sur 2009-02-18 00:42:21
4
réponses

Lieu temporel vs lieu Spatial avec tableaux

je suis un peu confus sur les significations de localisation spatiale et temporelle. J'espère qu'en le regardant avec un ... ions sur la façon dont la localisation temporelle et Spatiale fonctionne en code réel m'aideront à mieux les comprendre.
demandé sur 2013-04-30 02:39:47
4
réponses

Comment éviter "heap pointer spaghetti" dans les graphiques dynamiques?

Le problème générique supposons que vous codez un système qui se compose d'un graphe, plus des règles de réécriture de g ... , avec une efficacité de cache terrible (et du langage lui-même). Cette vidéo montre le système en action graphiquement.
demandé sur 2016-01-29 21:17:37
3
réponses

Pourquoi mon cache L3 8M ne fournit aucun avantage pour les tableaux de plus de 1m?

j'ai été inspiré par cette question pour écrire un programme simple pour tester la bande passante mémoire de ma machin ... aille , le programme fait environ 9500 appels de memset , il est donc encore moins de 1 miss par appel de memset .
demandé sur 2015-05-19 01:10:49
2
réponses

Comment les processeurs Intel Xeon écrivent-ils en mémoire?

j'essaie de décider entre deux algorithmes. L'un écrit 8 octets (deux mots alignés de 4 octets) sur 2 lignes de cache, l' ... e cache. Je serais aussi très surpris si quelque chose allait à la mémoire avant que la ligne de cache ne soit expulsée.
demandé sur 2015-07-25 23:59:12
3
réponses

Comprendre la cache CPU et la ligne de cache

j'essaie de comprendre comment fonctionne le cache CPU. Disons que nous avons cette configuration (par exemple). Taille ... s sont de toute façon dans la ligne de cache? s'il vous Plaît laissez-moi savoir si j'ai eu quelque chose de mal. Merci
demandé sur 2011-02-15 20:50:07
3
réponses

Les registres CPU et le cache CPU sont-ils différents? [fermé]

les registres CPU et le cache CPU sont-ils différents?
demandé sur 2010-08-17 12:08:14
4
réponses

Cycles/coût du hit Cache L1 vs. S'enregistrer sur x86?

je me souviens avoir supposé qu'un hit de cache L1 est un cycle (c'est-à-dire identique au temps d'accès au Registre) ... seurs x86 modernes? combien de cycles un hit cache L1 prend-il? Comment se comparent à l'accès de registre?
demandé sur 2012-04-23 07:08:11
5
réponses

Comment le cache d'instruction x86 est-il synchronisé?

j'aime les exemples, donc j'ai écrit un peu de code Auto-modificateur dans C... #include <stdio.h> #include <sy ... s probablement me référer au manuel Intel, mais cette chose fait des milliers de pages et j'ai tendance à m'y perdre...)
demandé sur 2012-06-12 05:10:37
3
réponses

Quelle est la différence entre une absence de conflit et une absence de capacité?

L'erreur de capacité se produit parce que les blocs sont éliminés du cache parce que le cache ne peut pas contenir tous le ... isqu'elle a déjà été expulsée, c'est considéré comme un manque de conflit. Suis-je comprendre cela correctement? Merci
demandé sur 2015-10-24 06:08:29
7
réponses

Pourquoi la taille du cache L1 est-elle plus petite que celle du cache L2 dans la plupart des processeurs?

pourquoi la taille du cache L1 est-elle plus petite que celle du cache L2 dans la plupart des processeurs ?
demandé sur 2011-01-12 11:41:21
1
réponses

Mise En Cache Des Méthodes D'Adressage Confusion

j'ai lu sur les quatre façons dont une cache peut être adressée: physiquement indexé physiquement étiqueté ... ymes? Je sais que le VIVT souffrirait de ces problèmes et le PIPT ne le fera pas. Mais QU'en est-il de PIVT et VIPT?
demandé sur 2013-12-26 19:55:29
1
réponses

Spécification de L'UNITÉ CENTRALE DE TRAITEMENT DU PONT Sandy

j'ai pu assembler des bribes çà et là sur l'architecture Sandy Bridge-E mais je ne suis pas totalement sûr de tous les ... sont tous corrects? Ma source principale est le 64-ia-32-architectures-optimisation-manuel.pdf
demandé sur 2012-08-19 20:04:40
2
réponses

clflush pour invalider la ligne de cache via la fonction C

j'essaie d'utiliser clflush pour expulser manuellement une ligne de cache afin de déterminer la taille du cache et de ... cy = 189 overhead latency = 147 Measured L1 hit latency = 42 TSC cycles Measured main memory latency = 210 TSC cycles
demandé sur 2018-08-13 11:58:55
2
réponses

Le protocole MESI est-il suffisant ou des barrières de mémoire sont-elles encore nécessaires? (Les Processeurs Intel)

j'ai trouvé un document intel qui stipule que les barrières mémoire sont nécessaires lorsque la chaîne de caractères (p ... le papier ci-dessus est très général et je ne sais pas comment Intel CPUs pratiquement gérer le problème.
demandé sur 2014-12-17 12:27:19
1
réponses

Quelle technique de cartographie de cache est utilisée dans le processeur intel core i7?

j'ai appris différentes techniques de cartographie de cache comme la cartographie directe,la cartographie associée et ... u AMD de nos jours. Et comment les techniques sont évoluées. Et quelles sont les choses qui doivent être améliorées?
demandé sur 2018-03-04 09:11:24