Questions sur cpu-architecture

1
réponses

Désoptimiser un programme pour le pipeline dans Intel Sandybridge-famille de CPU

je me suis creusé la tête pendant une semaine en essayant de terminer cette mission et j'espère que quelqu'un ici pour ... 'il s'agit d'une question d'architecture informatique, Pas d'une question sur comment faire ralentir C++ en général.
demandé sur 0000-00-00 00:00:00
2
réponses

Quel est le but du réglage "Prefer 32-bit" Dans Visual Studio 2012 et comment fonctionne-t-il réellement?

Je ne comprends pas comment le compilateur saura automatiquement compiler pour 64 bits quand il le doit ... chitecture cibler lors de la compilation. Est-il analyser le code et prendre une décision basée sur ce qu'il trouve?
demandé sur 2012-08-22 09:13:47
2
réponses

Quelle est la différence entre sjlj vs nain vs seh?

Je ne trouve pas assez d'informations pour décider quel compilateur utiliser pour compiler mon projet. Il existe plusi ... Windows XP / 7 / 8 / Linux Architecture: Intel Core i7 / Core2 / et un très ancien i686 tournant sous XP: P
demandé sur 2013-03-28 01:48:15
3
réponses

Ce Que Chaque Programmeur Devrait Savoir Sur La Mémoire?

je me demande quelle proportion du D'Ulrich Drepper" ce que tout programmeur devrait savoir sur la mémoire de 2007 est encore valide. En outre, Je ne pouvais pas trouver une version plus récente que 1.0 ou une errata.
demandé sur 2011-11-14 22:30:09
10
réponses

Pourquoi x86 est-il moche? Pourquoi est-il considéré comme inférieur par rapport aux autres? [fermé]

récemment, j'ai lu des archives et rencontré des déclarations contre l'architecture x86. Pourquoi a ... est-ce que quelqu'un peut me donner des raisons de considérer x86 laid/bad/inferior par rapport à d'autres.
demandé sur 2010-04-21 06:14:45
13
réponses

Pourquoi un booléen 1 octet et pas 1 bit de taille?

En C++, pourquoi un octet booléen 1 et pas un bit de taille? pourquoi n'y a-t-il pas des types comme des entiers à 4 ou 2 bits? je manque les choses ci-dessus en écrivant un émulateur pour un CPU
demandé sur 2011-01-07 18:02:32
6
réponses

Déterminer les extensions ISA cibles du fichier binaire sous Linux (bibliothèque ou exécutable))

nous avons un problème lié à une application Java tournant sous un (plutôt ancien) FC3 sur une carte Advantech POS ave ... ure spécifiques un fichier binaire (exécutable ou bibliothèque) a besoin? file ne donne pas assez d'informations.
demandé sur 2008-11-06 11:29:28
5
réponses

Machine de Turing vs machine de Von Neuman

Background architecture Von-Neumann décrit l'ordinateur à programme enregistré où les instructions et les données sont ... fente, la machine peut changer le symbole et se déplacer à une fente différente. Tout cela est déterministe. Questions
demandé sur 2010-05-06 18:55:02
10
réponses

Comment puis-je déterminer pour quelle plate-forme un exécutable est compilé?

j'ai besoin de travailler avec des exécutables Windows qui sont faits pour x86, x64 et IA64. J'aimerais programmer la ... ffaire. Si vous échouez à l'un ou l'autre de ces tests, si vous connaissez la logique nécessaire, ce serait génial.
demandé sur 2008-10-13 19:16:55
2
réponses

FLOPS par cycle pour sandy-bridge et haswell SSE2 / AVX / AVX2

je suis confus sur combien de flops par cycle par noyau peut être fait avec Sandy-Bridge et Haswell. Comme je le compr ... teignent 4 DP FLOPs/cycle pour SSE et 8 DP FLOPs/cycle pour AVX. Il serait intéressant de refaire ces tests sur SP.
demandé sur 2013-03-27 13:48:53
7
réponses

combien de mémoire peut-on Accéder à une machine 32 bits?

qu'entend-on par machine 32 bits ou 64 bits? c'est l'architecture du processeur...une machine 32 bits peut lire et écrir ... machine 64 bits alors je peux avoir une ram de 16ExbiBytes ..est-ce que possible? Est-ce que mes concepts sont justes?
demandé sur 2012-01-15 16:19:40
19
réponses

Porter le code C++ 32 bits à 64 bits-est-ce que ça en vaut la peine? Pourquoi?

je suis conscient de certains gains évidents de l'architecture x64 (adresses RAM adressables supérieures, etc.)... mai ... upport 32 bits? est-ce que mon application serait plus rapide / Meilleure / plus sûre que le code x64 natif?
demandé sur 2009-09-26 03:24:49
2
réponses

Pourquoi l'instruction loop lent? Intel n'aurait pas pu l'implémenter efficacement?

boucle ( entrée manuelle Intel ref ) décréments ecx / rcx, et saute ensuite si non-zéro . C'est lent, mais le ... s ont aussi besoin d'un autre compteur à l'intérieur de la boucle. Mais au moins ce ne serait pas comme mauvais.
demandé sur 2016-03-02 12:01:46
4
réponses

Comment fonctionne direct mapped cache?

je suis un cours sur L'Architecture du système et j'ai de la difficulté à comprendre comment fonctionne un cache cartogra ... lle rend le cache cartographié direct inutile (par rapport au cache entièrement associatif). je vous Remercie beaucoup.
demandé sur 2013-04-11 01:44:12
12
réponses

Comment une instruction d'assemblage tourner en variations de tension sur le CPU?

je travaille à C et CPython depuis 3 à 5 ans. Considérer que ma base de connaissances ici. si je devais utiliser une ins ... transistor! EDIT #2: Merci à ce fil, je viens de comprendre pourquoi XOR EAX, EAX est plus rapide que MOV EAX, 0h. :)
demandé sur 2010-09-14 07:55:01
1
réponses

Détermination de l'architecture CPU d'une bibliothèque statique (LIB) sous Windows

je viens de construire libpng sur une machine Windows 64 bits en utilisant VS2008. Il produit un libpng.lib fichier dans l ... ecture du fichier LIB. Comment puis-je trouver si un fichier LIB est construit pour une architecture 32 bits ou 64 bits?
demandé sur 2010-07-24 01:44:58
2
réponses

Pourquoi Intel Haswell Xeon CPU se trompe-t-il sporadiquement en calculant FFTs et ART?

au cours des derniers jours, j'ai observé un comportement de mon nouveau poste de travail que je n'ai pas pu expliquer. E ... -gnu --host=x86_64-linux-gnu --target=x86_64-linux-gnu Thread model: posix gcc version 4.9.2 (Ubuntu 4.9.2-10ubuntu13)
demandé sur 2016-01-19 12:34:53
8
réponses

Comment trouver la taille de la ligne de cache L1 avec les mesures de synchronisation IO?

comme tâche d'école, je dois trouver un moyen d'obtenir la taille de la ligne de cache de données L1, sans lire les fichie ... y avoir beaucoup de différences entre le moment. FYI. depuis son pour le cache L1. J'ai SIZE = 32 K (taille du tableau)
demandé sur 2012-10-01 18:19:09
13
réponses

Symboles non définis pour l'architecture x86 64 sur Xcode 6.1

tout d'un coup Xcode m'a jeté cette erreur au moment de la compilation: Undefined symbols for architecture x86_64: "_OB ... nstruit à nouveau Mais aucun de ces changements de travail. S'il vous plaît, quelqu'un a une idée sur ce point? Merci
demandé sur 2014-10-25 10:32:07
2
réponses

Comment utiliser les instructions D'ajout multiple (FMA) fusionnées avec SSE / AVX

j'ai appris que certains processeurs Intel / AMD peuvent faire simultanément multiplier et ajouter avec SSE / AVX: ... dd_ps(sum, _mm_mul_ps(a1, b1)) est-il automatiquement converti en une seule instruction FMA ou une micro-opération?
demandé sur 2013-04-10 22:02:04
2
réponses

Compteur de programmes et Registre D'instructions

compteur de Programme, contient l'adresse de l'instruction qui doit être exécutée suivant, tandis que le registre d'instru ... ient l'instruction à exécuter. ne serait pas suffisant? Et quelle est la longueur de chacun de ces registres? Merci.
demandé sur 2013-04-01 11:34:31
10
réponses

Quelles architectures CPU prennent en charge la comparaison et le Swap (CAS)?

juste curieux de savoir quelles architectures CPU supportent comparer et échanger des primitives atomiques?
demandé sur 2008-09-30 08:42:57
2
réponses

Est-ce que X86 est RISC ou CISC? [fermé]

selon Wikipedia, x86 est un design CISC, mais j'ai aussi entendu/lu qu'il est RISC. Ce qui est correct? Je voudrais au ... ion en langage machine qu'un microprocesseur a ou y a-t-il d'autres caractéristiques qui déterminent l'architecture?
demandé sur 2012-10-25 18:48:11
4
réponses

Lieu temporel vs lieu Spatial avec tableaux

je suis un peu confus sur les significations de localisation spatiale et temporelle. J'espère qu'en le regardant avec un ... ions sur la façon dont la localisation temporelle et Spatiale fonctionne en code réel m'aideront à mieux les comprendre.
demandé sur 2013-04-30 02:39:47
4
réponses

Prévision de la branche et Division par zéro

j'écrivais un code qui ressemblait à ce qui suit... if(denominator == 0){ return false; } int result = value / denom ... avant de faire quoi que ce soit, ou peut-il dire qu'elle ne devrait pas continuer dans ces situations? Ce qui se passe?
demandé sur 2015-08-03 11:22:31
1
réponses

Comment l'évolution de l'architecture CPU a-t-elle affecté la performance de l'appel de fonction virtuelle?

il y a des années, j'apprenais à propos de x86 assembler, CPU pipelining, cache misses, branch prediction, et tout ce jazz ... 6 subit encore des pénalités massives pour les appels de fonction virtuels, les mauvaises prédictions de branches, etc.?
demandé sur 2011-08-30 14:38:41
8
réponses

Appel API pour obtenir l'architecture du processeur

dans le cadre de mon application, j'utilise le NDK et je me demandais si cela valait la peine de regrouper les binaire ... sir l'architecture du processeur afin que je puisse transmettre cela à mon instance Google analytics? Merci
demandé sur 2012-08-16 18:39:54
6
réponses

Pourquoi la taille de page de Linux (x86) 4 Ko, comment est-ce calculé?

la taille de la page mémoire par défaut du noyau Linux sur l'architecture x86 était de 4 ko, je me demande comment cela a été calculé, et pourquoi ?
demandé sur 2012-07-18 18:30:28
1
réponses

Comment fonctionnent exactement les registres partiels sur Haswell / Skylake? Écrire AL semble avoir une fausse dépendance sur RAX, et AH est incohérent

cette boucle fonctionne à une itération par 3 cycles sur Intel Conroe/Merom, goulot d'étranglement sur le débit imul c ... es de l'ADC/SBB INC/DEC en boucles serrées sur certains Processeurs partielle-drapeau des trucs en adc boucles.
demandé sur 2017-08-13 15:05:33
1
réponses

qu'est ce qu'un tampon de stockage?

est-ce que quelqu'un peut expliquer ce qu'est un tampon de charge et comment il est différent des files d'attente d'inval ... ns de stockage et les files d'attente d'invalidation mais malheureusement ne parle pas d'écrire en combinant des tampons
demandé sur 2012-06-19 21:03:28