Remplacer la cible dans makefile pour ajouter plus de commandes?

J'ai vu cela dans plusieurs magasins. L'approche la plus courante consiste à utiliser des règles à deux points, en supposant que vous utilisez quelque chose comme GNU make. Dans votre makefile commun, vous auriez quelque chose comme ceci:

clean::
        # standard cleanup, like remove all .o's:
        rm -f *.o

Notez qu'il y a deux deux points après clean, pas seulement un!

Dans votre autre makefile, vous déclarez simplement clean à nouveau, en tant que règle à deux points:

clean::
        # custom cleanup, like remove my special generated files:
        rm -f *.h.gen

Lorsque vous invoquez make clean, GNU make exécutera automatiquement ces deux "branches" du règle propre:

% make clean
rm -f *.o
rm -f *.h.gen

Il est simple à mettre en place et il compose assez soigneusement je pense. Notez que spécifiquement parce qu'il s'agit d'une règle à deux points, vous n'obtenez pas les erreurs "overriding commands" que vous obtenez normalement lorsque vous définissez deux règles pour la même cible. C'est en quelque sorte le point des règles du double-côlon.

Il semble que la règle de makefile commune devrait être appelée quelque chose comme common-clean. Ensuite, chaque makefile principal déclarerait sa règle propre comme

clean: common-clean

Et vous êtes prêt.

Si ce n'est pas une option, vous pouvez jeter un oeil à règles à deux points, mais celles-ci introduisent un tout autre ensemble de problèmes à considérer.

Utiliser des règles implicites:

existing-target: my-extention

my-extention:
    echo running command 1
    echo running command 2

Très simple faire tutoriel pour monter en puissance.

Lors de l'utilisation de :: vous pouvez rencontrer des problèmes depuis que faire se plaint quand on mélange unique du côlon : et deux points :: règles:

a:
    echo a

a::
    echo aa

Donnera:

. . .
*** target file `a' has both : and :: entries.  Stop.

Pour la nôtre, nous définissons une variable, EXTRAFILESTOCLEAN, puis lorsque la règle clean s'exécute, elle a une étape pour supprimer tout ce qui est spécifié dans la variable EXTRAFILESTOCLEAN

clean:
    rm -f *.o
ifdef $(EXTRAFILESTOCLEAN)
    rm -f $(EXTRAFILESTOCLEAN)
endif

Cela peut causer des problèmes inattendus si vous définissez cette variable sur des valeurs étranges, mais vous pouvez vous en prémunir en ajoutant des préfixes ou d'autres tests.

Ajouter une autre solution possible que j'ai vue pour la postérité... Je sais que L'OP se méfiait de changer le makefile commun, mais quelque chose comme ça fonctionne et implique des changements minimes.

Makefile Local 1:

CLEAN=MyExe1 MyExe2
....
include /my/common/makefile

Makefile Local 2:

CLEAN=MyExe3 MyExe4
....
include /my/common/makefile

Makefile commun:

clean:
     rm -f *.dep *.o *.a $(CLEAN)

, Fondamentalement, l'idée est de définir une variable (dans ce cas - CLEAN) dans chaque local makefile avec tous les éléments que vous souhaitez supprimer. Ensuite, le makefile commun s'exécute rm -f sur tous les types de fichiers communs à supprimer, plus Tout ce qui a été spécifiquement signalé pour la suppression dans chaque makefile local via la variable CLEAN. S'il n'y a rien de spécifique à supprimer, omettez simplement la déclaration de variable ou laissez-la Vide (CLEAN=)

Alors maintenant, si nous exécutons make clean pour Makefile local 1, il exécute

rm -f *.dep *.o *.a MyExe1 MyExe2

Et si nous exécutons make clean pour Makefile local 2, il exécute

rm -f *.dep *.o *.a MyExe3 MyExe4